English 北京大学集成电路学院
  • 首 页
  • 研究院概况
    院长寄语
    研究院简介
    研究队伍
  • 新闻动态
    新闻发布
    研究动态
    信息公告
    暑期学校
  • 组织架构
    高效率EDA技术研究中心
    AI赋能技术研究中心
    中国EDA产业标准研究中心
    半导体量测技术研究中心
  • 产品资源
    技术前沿
    产品介绍
    学术活动
    对外服务
    开源工具
  • 企业孵化
    芯怀科技
  • 加入我们
    加入我们
    人才招聘
  • 联系我们
  • 先进集成电路技术系列研讨会
    先进集成电路可靠性研讨会
    先进集成电路器件研讨会
    先进集成电路设计与EDA研讨会
English 北京大学集成电路学院
  • 首 页
  • 研究院概况
    院长寄语
    研究院简介
    研究队伍
  • 新闻动态
    新闻发布
    研究动态
    信息公告
  • 组织架构
    高效率EDA技术研究中心
    AI赋能技术研究中心
    中国EDA产业标准研究中心
    半导体量测技术研究中心
  • 产品资源
    技术前沿
    产品介绍
    学术活动
    对外服务
    开源工具
  • 企业孵化
    芯怀科技
  • 加入我们
    加入我们
    人才招聘
  • 联系我们
  • 先进集成电路技术系列研讨会
    先进集成电路可靠性研讨会
    先进集成电路器件研讨会
    先进集成电路设计与EDA研讨会

产品资源

  • 技术前沿
  • 产品介绍
  • 学术活动
  • 对外服务
  • 开源工具
产品资源
  • 技术前沿
  • 产品介绍
  • 学术活动
  • 对外服务
  • 开源工具
首页 - 产品资源 - 产品介绍
产品介绍
  • 2023-11-22 产品升级 | 基于异构计算加速的快速布局工具HeteroPlace 物理设计在数字集成电路的后端设计中扮演着至关重要的角色。它将逻辑综合后的设计,即标准单元和互连的图表示,转化为由逻辑门的物理形状组成的几何表示。随着现代数字集成电路设计规模不断扩大,约束条件日益复杂,设计者通常需要进行反复迭代,寻找具有竞争力的芯片实现方案。
  • 2023-9-01 面向软硬件开发者敏捷设计 | 芯片设计与算法系统相融合 高层次综合(High-level Synthesis)简称HLS,是一项引领着现代设计革命的前沿技术,致力于将高层次语言描述的智能逻辑结构,迅速转变为低抽象级语言描述的精密电路模型。高层次语言,包括广受欢迎的C、C++、SystemC等,以其高度抽象的特性,赋予设计者灵活的表达能力,无需涉足繁琐的时钟和时序细节。相对应地,低层次语言如Verilog、VHDL、SystemVerilog
  • 2023-8-25 基于生成式AI的无源元件综合工具 PC-polit是基于生成式AI的无源元件综合工具,结合了深度生成模型和神经网络代理模型,可以在给定设计规范和设计约束的情况下,短时间内设计出多组可行的物理几何参数。PC-pilot可以作为自动化无源元件综合工具直接生成用户所需要的物理结构,也可以作为一个复杂约束下的设计空间探索工具辅助工程师进行设计,缩短设计周期。
< 1 2 3 >
版权所有©无锡北京大学电子设计自动化研究院 |地址:无锡市新吴区菱湖大道111号无锡软件园天鹅座A栋 |苏ICP备2023003033号-1