2025年9月15日，“中国芯”第二届EDA专项奖颁奖仪式在杭州举行，北京大学无锡EDA研究院“HeteroPlace®：基于异构计算的快速数字后端布局布线设计软件”凭借其卓越的技术创新与市场表现，荣获“技术创新奖”。这一由中国电子信息产业发展研究院与 EDA²
联合主办的权威奖项，不仅是对HeteroPlace®产品价值的高度认可，更是对北京大学无锡EDA研究院在国产EDA领域坚持自主创新、攻坚核心技术的充分肯定。
HeteroPlace是全球首款实现布局全流程GPU加速的软件，涵盖全局布局、详细布局、全局布线、时序分析及物理优化等核心环节。在50万至200万单元规模的数字设计任务中，HeteroPlace可在10–30分钟内完成布局优化全流程，相比国际标杆工具提速数倍至数十倍。
HeteroPlace作为颠覆性布局加速方案，具备双重价值：
1. 赋能后端设计：通过分钟级快速迭代，支撑工程师评估多方案质量（如模块物理形状、宏模块位点、区域划分），为Signoff流程提供最优物理规划；
2. 驱动前端革新：基于物理感知的PPA预测能力，辅助RTL架构师在早期决策中融合后端约束，以跨层级协同优化实现更具竞争力的芯片设计。
HeteroPlace通过时序驱动的全局布局引擎及多模式物理优化策略，显著提升高速数字设计的时序收敛效率。
HeteroPlace集成基于GPU加速的全局布线评估模块，可在秒级完成布线拥塞热区分析，与标杆商业工具相比大幅提升了分析速度，且评估结果具有良好的一致性。
HeteroPlace支持布局密度、区域分组等物理约束，以及常用的时序约束命令，覆盖绝大多数的后端设计场景。
HeteroPlace最高可支持7nm的FinFET先进工艺物理设计。在特色化功能方面，HeteroPlace支持自动化的Floorplan如自动摆放hard
macro和IO
pin，减少工程师的工作量，提升后端早期的迭代效率，并在多个实例上展现出了比手工设计更好的PPA。在大规模数字设计布局与规划能力方面，HeteroPlace支持千万以上门级单元设计的全局布局，更好地支持设计者同时根据层次化信息和物理信息划分模块与规划空间位置，助力大规模SoC设计或3D
IC设计。
HeteroPlace验证了通过异构计算超越国际龙头的技术路径，赋能更高质量的EDA算法。HeteroPlace也支撑前后端协同优化及AI驱动设计等设计方法，助推国产先进节点大规模数字设计能力跃升。同时，HeteroPlace作为完全自主知识产权的成果，亦是产学研高效转化的成功范例，为国内更广泛的产学研融合探索出可参考的实践路径。
关于中国芯EDA专项
“中国芯”优秀产品征集活动由中国电子信息产业发展研究院主办，秉承“以用立业、以用兴业”的发展思路，旨在搭建中国集成电路企业优秀产品的集中展示平台，打造中国集成电路产业高端公共品牌，促进我国集成电路产业发展。为了更好促进电子设计自动化（EDA）及半导体产业的建设与发展，构筑电子设计自动化及半导体产业健康可持续的新生态，2024年起，征集活动增设了EDA专项。活动面向国内EDA、以及使用国内EDA研发的产品，遴选出技术创新性好、性能领先、市场表现突出的产品，以及为EDA根技术及产业生态作出贡献的企业。
