在数字集成电路的设计流程中，静态时序分析（STA）几乎贯穿始终—从综合、布局布线到收敛签核，且优化循环里往往要成千上万次调用STA来定位瓶颈、评估改动、指导下一步优化。正因如此，STA的速度与兼容性，直接决定了电路设计的迭代效率与整体收敛成本。
HeteroSTA是第一款面向工业级设计场景的CPU–GPU异构加速静态时序分析引擎。它将前沿异构并行算法与完整工业级功能深度融合，首次实现了不依赖外部工具输入、端到端GPU加速，且高度可集成的STA产品级方案。
端到端CPU/GPU异构并行加速，覆盖延迟计算、图传播与路径分析，仅需消费级GPU即可达到10倍左右加速比；
内建多种延迟模型，在速度与精度间灵活权衡，未来还将推出CCS、SI等先进模型；
完整支持Verilog、Liberty、SPEF、SDC输入，支持各类常见时序例外和层次化设计；
提供动态链接库和C/C++头文件，面向异构计算流程设计的扁平化API，天然适配布局布线、物理优化等优化算法。
HeteroSTA致力于成为下一代异构EDA流程的基础设施，已在时序驱动布局、全局布线、门尺寸调优等真实应用中验证了显著的端到端性能提升。
产品网站（可自助下载 demo、申请license）
https://heterosta.pkueda.org.cn/
Zizheng Guo, Haichuan Liu, Xizhe Shi, Shenglu Hua, Zuodong Zhang, Chunyuan Zhao, Runsheng Wang and Yibo Lin, “HeteroSTA: A CPU-GPU Heterogeneous Static Timing Analysis Engine with Holistic Industrial Design Support,” IEEE/ACM Asia and South Pacific Design Automation Conference (ASPDAC), Hong Kong, Jan, 2026.
https://arxiv.org/abs/2511.11660
